"Chip không tiếp xúc": phương pháp mới bảo vệ thiết bị vũ trụ

© Depositphotos.com / CookelmaКосмический спутник Земли
Космический спутник Земли - Sputnik Việt Nam
Đăng ký
Các chuyên gia của Đại học nghiên cứu hạt nhân quốc gia MEPhI và Viện Nghiên cứu Hệ thống của Viện Hàn lâm Khoa học Nga (NIISI) đã phát triển các yếu tố để thiết kế mạch không đồng bộ có sức chịu đựng sai hỏng cao và có thể hoạt động hiệu quả trên tàu vũ trụ, dịch vụ báo chí của MEPhI cho biết.

Chịp được sử dụng trong các loại kỹ thuật truyền thống như xe hơi hoặc máy tính không phù hợp cho tàu vũ trụ vì có độ tin cậy thấp do bức xạ vũ trụ. Các ion năng lượng cao trong không gian vũ trụ gây ra nhiều lỗi trên thiết bị. Do đó, việc phát triển ASIC (vi mạch IC được thiết kế dành cho một ứng dụng cụ thể) cho tàu vũ trụ đòi hỏi các phương pháp đặc biệt để tăng khả năng chịu đựng sai hỏng (tức là nâng cao độ tin cậy).

"Đặc điểm của chip đồng bộ là ở chỗ: độ phức tạp cũng như số lượng các thành phần trong chip mạch thường xuyên tăng lên. Các thành phần của những chip như vậy bố trí cách xa nhau phải được đồng bộ hóa về tần số đồng hồ (số chu kỳ/mỗi giây). Nghĩa là, nếu tín hiệu từ máy phát điện đếm giờ không đến trong một thời gian nhất định, thì mạch sẽ ngừng làm việc", — trợ lý giáo sư MEPhI Maksim Gorbunov cho biết.

Theo nhà khoa học, đây là một vấn đề kỹ thuật khá phức tạp có thể làm giảm các đặc điểm của chip. Do đó, các chuyên gia cho rằng, các mạch không đồng bộ có triển vọng tốt hơn vì khác với mạch đồng bộ chúng không đòi hỏi đồng bộ hóa đồng hồ.

"Thiết bị không đồng bộ chuyển mạch cùng một lúc và không chậm trễ: điều này nâng cao hiệu quả và tiết kiệm năng lượng. Các dữ liệu rất nhanh chóng truyền dẫn đến bộ vi xử lý theo đường dẫn và được xử lý khi các chip tương ứng sẵn sàng làm điều đó", — ông Gorbunov giải thích.

Комплект батареек - Sputnik Việt Nam
MEPhI tìm lối tiếp cận mới chế tạo pin vĩnh cửu tuổi thọ 100 năm

Phương pháp phát triển những vi mạch như vậy là phức tạp hơn vì không có một lộ trình chuẩn để thiết kế chúng. Mặc dù logic xây dựng vi mạch không đồng bộ đã được đề xuất từ những năm 70 thế kỷ XX, đến nay phương hướng chính vẫn là các vi mạch đồng bộ.

"Các nhà khoa học đã tận dụng hết khả năng của chip đồng bộ. Đến nay kích thước tối thiểu của phần tử chip có ít hơn 10 nanomet. Và vi mạch không đồng bộ với kích thước tương tự có thể hoạt động nhanh hơn vì không đòi hỏi đồng bộ hóa các bộ phận khác nhau của tinh thể..", — chuyên gia nói.

Đây là lý do tại sao các nhà khoa học Nga quyết định phát triển các bộ phận mới cho các vi mạch không đồng bộ có thể hoạt động nhanh hơn với độ tin cậy cao hơn. Bài báo cáo khoa học của họ đăng tải trên tạp chí "Acta Astronautica" giới thiệu kết quả nghiên cứu yếu tố C Muller có khả năng chịu đựng sai hỏng cao  - các cổng logic cơ bản được sử dụng trong việc thiết kế mạch không đồng bộ.

Yếu tố C là một thiết bị logic với bộ nhớ bố trí bên trong. Trên thực tế, đây là một kết cấu với hai lối vào, khi hai lối vào phù hợp với nhau các tín hiệu được truyền tiếp (và khi không phù hợp — yếu tố giữ giá trị trước đó).

"Chúng tôi đã áp dụng phương pháp nổi tiếng trong logic đồng bộ —DICE (Dual Interlocked Cell) trong ba biến thể của yếu tố C và đã nhận 3 mạch  DICE mới với yếu tế C có khả năng chịu đựng sai hỏng lớn hơn", — đồng tác giả của cuộc nghiên cứu — ông Igor Danilov từ Viện Nghiên cứu Hệ thống của Viện Hàn lâm Khoa học Nga (NIISI) cho biết.

Theo các nhà khoa học, các yếu tố này có thể được sử dụng trong việc thiết kế mạch không đồng bộ với sức chịu đựng sai hỏng cao hơn trong các công nghệ vũ trụ tiên tiến.

Tin thời sự
0
Để tham gia thảo luận
hãy kích hoạt hoặc đăng ký
loader
Phòng chat
Заголовок открываемого материала